普通高等教育“十二五”规划教材
电工电子基础课程规划教材

数字逻辑设计及应用习题册
（英文版）

■ 姜书艳　主编　　■ 李春梅　副主编

電子工業出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY　[http://www.phei.com.cn]

欢迎登录 免费 获取本书教学资源
http://www.hxedu.com.cn

- 配合双语教学的开展
- 各章知识要点、重点难点分析
- 以知识点为参考编写习题
- 习题难易分配得当
- 习题：交作业时沿虚线撕下

相关图书：

- 数字逻辑设计及应用习题册（中文版） 姜书艳 主编 陈瑜 副主编
- 数字逻辑设计及应用（Digital Logic Design and Applications） 姜书艳 主编 金燕华 崔琳莉 曾洁 卢有亮 参编
- 数字设计——原理与实践（第4版，英文影印版） John F.Wakerly

策划编辑：王羽佳
责任编辑：王羽佳
封面设计：徐海燕

ISBN 978-7-121-23955-7

定价：15.00元

普通高等教育“十二五”规划教材

电工电子基础课程规划教材

数字逻辑设计及应用习题册（英文版）

姜书艳　主　编

李春梅　副主编

曾　洁　崔琳莉　廖昌俊　编

電子工業出版社

Publishing House of Electronics Industry

北京 · BEIJING

内 容 简 介

《数字逻辑设计及应用习题册（英文版）》与《数字设计——原理与实践（第4版，英文影印版）》（John F. Wakerly，2007）或《数字逻辑设计及应用》（双语教材，姜书艳主编，2014）配套使用。本习题册的编写紧扣教材的能力目标要求，既注重基础知识的巩固，又强调基本能力的培养。全书包括引论、信息的二进制表达、逻辑代数基础、逻辑门电路、组合逻辑电路设计、存储电路、时序逻辑电路设计等共7章。每章内容包含：知识要点、重点、难点和习题。本习题册题型丰富，难易适中，对巩固课堂知识、提高学生分析问题和解决问题的能力有较好的帮助。本书提供习题参考答案。

本习题册可作为高等学校电类（包括电子、通信、电气及自动化、计算机等）各专业教师、本科生及自学者的参考书，也可供攻读硕士研究生的考生和相关技术人员参考。

未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。
版权所有，侵权必究。

图书在版编目(CIP)数据

数字逻辑设计及应用习题册：英文 / 姜书艳主编. —北京：电子工业出版社，2014.9
电工电子基础课程规划教材
ISBN 978-7-121-23955-7

I. ①数… II. ①姜… III. ①数字逻辑－逻辑设计－高等学校－习题集－英文 IV. ①TP302.2-44

中国版本图书馆 CIP 数据核字（2014）第 175012 号

策划编辑：王羽佳
责任编辑：王羽佳　　文字编辑：王晓庆
印　　刷：三河市鑫金马印装有限公司
装　　订：三河市鑫金马印装有限公司
出版发行：电子工业出版社
　　北京市海淀区万寿路 173 信箱　邮编　100036
开　　本：787×1092　1/16　印张：4.75　字数：122 千字
版　　次：2014 年 9 月第 1 版
印　　次：2014 年 9 月第 1 次印刷
印　　数：3000 册　　定价：15.00 元

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，联系及邮购电话：(010)88254888。
质量投诉请发邮件至 zlts@phei.com.cn，盗版侵权举报请发邮件至 dbqq@phei.com.cn。
服务热线：(010)88258888。

前　言

本书是为配合《数字设计——原理与实践（第4版，影印版）》（John F. Wakerly，2007）或《数字逻辑设计及应用》（双语教材，姜书艳主编，2014）的使用而编写的配套学习指导与习题册。编者根据数字电路课程教学实践和课程教学的基本要求，对教材内容进行了归纳、总结和提炼。希望通过本书的学习能够帮助学生把握好课程内容的重点、难点，从而提高分析问题、解决问题的能力。

本书共7章，依次对应教材中的引论、信息的二进制表达、逻辑代数基础、逻辑门电路、组合逻辑电路设计、存储电路、时序逻辑电路设计等内容。每章包括四方面内容：知识要点、重点、难点和习题。知识要点通过总结各章的知识点，形成学习要点；重点、难点指出了各章的重点和难点内容并进行详细分析，加强学生对重点、难点内容的理解；习题部分主要选自教材习题。

为适应教学模式、教学方法和手段的改革，本书提供习题参考答案，请登录华信教育资源网（http://www.hxedu.com.cn）注册下载。另外，本书提供如下的相关学习网站：

（1）http://222.197.183.243/wlxt/course.aspx?courseid=0669：省级精品资源共享课程：数字逻辑设计及应用（2013年）

（2）http://222.197.183.243/wlxt/jingpin.asp?courseid=0170：省级精品课程：数字逻辑设计及应用（2005年）

（3）http://china.xilinx.com/support/university/index.htm：Xilinx的大学计划，提供了大量的产品资料、课程资料以及用于数字设计实验课程的芯片和插件

（4）https://www.aldec.com/en：Aldec的教育计划，提供了Aldec自己的软件包和第三方的兼容工具以及原型系统

本书由姜书艳教授主编，负责整本书的统审、定稿工作，李春梅任副主编，参与了整本书的讨论与组织工作。姜书艳编写了第一、五章，曾洁编写了第二、三章，崔琳莉编写了第四章，李春梅编写了第六章，廖昌俊编写了第七章。本书在编写过程中得到了电子科技大学“数字逻辑设计及应用”课程组老师们的大力支持，在此表示感谢。

由于编者水平有限，书中难免存在不妥和错误之处，恳请读者批评指正。

作　者

2014年9月

目　录

第一章　引论（Introduction）……1
1．知识要点……1
2．Exercises……3

第二章　信息的二进制表达（Binary Expression of Information）……5
1．知识要点……5
2．Exercises……7

第三章　逻辑代数基础（Basis of Logic Algebra）……15
1．知识要点……15
2．Exercises……17

第四章　逻辑门电路（Logic Gates Circuits）……23
1．知识要点……23
2．Exercises……25

第五章　组合逻辑电路设计（Combination Logic Circuit Design）……31
1．知识要点……31
2．Exercises……33

第六章　存储电路（Memory Circuits）……45
1．知识要点……45
2．Exercises……47

第七章　时序逻辑电路设计（Sequential Logic Circuit Design）……53
1．知识要点……53
2．Exercises……57

参考文献……69

第一章　引论（Introduction）

1. 知识要点

数字电路的发展及其在信息技术领域中的地位；数字信号与模拟信号之间的关系及数字信号的基本特点；数字系统输入/输出特性及其逻辑特点，数字逻辑电路（Digital Logic Circuit）的主要内容。

重点：

1．数字信号（Digital Signal）与模拟信号（Analog Signal）之间的关系；

2．数字信号的基本特点；

3．数字系统（Digital System）输入/输出特性及其逻辑特点。

难点：

1．数字信号的基本特点；

2．数字系统的特点。

数字信号只在离散时刻（观测时刻）变化；其取值也是离散的，即数字信号只能取有限种不同的值，为方便电路中处理，这些数值可以用二进制（Binary Number）表达（0，1）。

数字系统的特点：

（1）只需考虑观测时刻的输入/输出关系，无须考虑其连续的变化；

（2）只需考虑有限的信号取值，不考虑其中间值；

（3）任何时刻一根输入/输出线上的状态只能为 0 或 1，所以输入/输出具有有限状态，输入–输出的关系可以采用有限表格进行表达；

（4）对于输出的讨论只是考虑在哪些输入条件下输出会等于 0，哪些条件下会等于 1，于是输入–输出关系体现为逻辑关系。

姓名_____ 学号_____ 选课号_____ 教师_____ 日期_____ 成绩_____

2. Exercises

1.1 Define the following acronyms:

ASIC, CAD, CD, CO, CPLD, DIP, DVD, FPGA, HDL, IC, IP, LSI, MCM, MSI, NRE, PBX, PCB, PLD, PWB, SMT, SSI, VHDL, VLSI.

1.2 Research the definitions of the following acronyms:

ABEL, CMOS, DDPP, JPEG, MPEG, OK, PERL(Is OK really an acronym?).

1.3 Draw a digital circuit consisting of a 2-input AND gate and three inverters,where an inverter is connected to each of the AND gate's inputs and its output. For each of the four possible combinations of inputs applied to the two primary inputs of this circuit, determine the value produced at the primary output. Is there a simpler circuit that gives the same input/output behavior?

第二章　信息的二进制表达

（Binary Expression of Information）

1．知识要点

十进制数、二进制数、八进制数和十六进制数的表示方法以及它们之间的相互转换、二进制数的运算；符号-数值码，二进制补码、二进制反码表示以及它们之间的相互转换；符号数的运算；溢出的概念。

BCD 码、n 中取 1 码（独热码）、格雷码等编码表达的特点及其与二进制数之间的转换关系。

重点：

1．十进制（Decimal）数、二进制（Binary）数、八进制（Octal）数和十六进制(Hexadecimal)数的表示方法以及它们之间的相互转换；

2．二进制数的运算；

3．符号数的表达：符号-数值码（Signed-Magnitude System，原码），二进制补码（Two's Complement，补码）、二进制反码（Ones' Complement，反码）表示以及它们之间的相互转换；

4．符号数（Signed Number）的运算；溢出（Overflow）的概念；

5．BCD 码（Binary Codes for Decimal Numbers）、n 中取 1 码（1-out-of-n code，独热码）、格雷码（Gray Code）的特点及其与二进制数之间的转换关系。

难点：

1．符号数的表达及相互转换；

2．符号数的加减运算及溢出的判断。

（1）十进制数、二进制数、八进制数和十六进制数的表示方法以及它们之间的相互转换

数制是指多位数码中每一位的构成方法以及从低位到高位的进位规则。对于一个具有 p 位整数，n 位小数的 r 进制数 D，有

$$D=\sum_{i=-n}^{p-1} d_i \times r^i \qquad (2\text{-}1)$$

式中，r 为基数，d_i 为第 i 位的数值，r^i 为第 i 位的权重，D 为数值大小。

可以利用 $D_{10}=\sum_{i=-n}^{p-1} d_i \times r^i$，将 r 进制的数转换成十进制数。式中，r 为待转换进制的基数，D 为按十进制进行计算得到的数值大小。

将十进制数转换成其他进制的数的方法要分成整数部分和小数部分两方面进行讨论。

整数部分的转换方法是：将该十进制数的整数部分除以 r，取其余数，作为转换后 r 进制数整数部分的最低位；然后将上次除法的商再除以 r，再取其余数，作为 r 进制整数部分的次低位；以此类推，一直到除法的商为 0 为止。

小数部分的转换方法是：将该十进制数的小数部分乘以 r，取其积的整数部分，作为转换后 r 进制数小数部分的最高位；然后将乘法后的积的小数部分再乘以 r，再取其整数部分作为 r 进制小数部分的次高位；以此类推，一直到乘法的积的小数部分为 0，或者达到要讨论的精度为止。

将二进制数转换成八进制数和十六进制数的方法如下。

整数部分：以二进制数的小数点为分界点，依次向左每三位（四

位）二进制数等效为一位八进制（十六进制）数，位数不足在高位加 0；

小数部分：以二进制数的小数点为分界点，依次向右每三位（四位）二进制数等效为一位八进制（十六进制）数，位数不足在低位加 0。

将一个八进制（十六进制）数转换成一个十六进制（八进制）数，需要经过两个步骤：第一，先将八进制（十六进制）数转化成二进制数；第二，再将转换后的二进制数转化成十六进制（八进制）数。

（2）二进制数的加减运算

多位二进制数相加减时，可以列出竖式进行运算。运算要点和十进制数的类似，即小数点对齐，从低位向高位逐位进行运算。进位和借位规则为：逢 2 进 1，借 1 当 2。

（3）符号数的表示方法和相互转换

原码（符号-数值码）：规定原码的最高位用来表示数的符号，其后各位用来表示数的绝对值。对正数，符号位用 0 表示；对负数，符号位用 1 表示。对于 0，有两种表示（+0、 −0），所以 n 位二进制原码的表示范围为 $-(2^{n-1}-1) \sim +(2^{n-1}-1)$。

补码：规定正数的补码表示和其原码表示相同，负数的补码表示是其对应正数的补码表示逐位求反后再加 1。这样规定的目的是保证两个相加为 0 的符号数，其补码表示之和也为 0。所以，零的补码表示只有一种，n 位二进制补码的表示范围为 $-2^{n-1} \sim +(2^{n-1}-1)$。

反码：规定正数的反码表示和其原码表示相同，负数的反码表示是其对应正数的反码表示逐位求反。零的反码表示有两种（全 0 和全 1），所以 n 位二进制反码的表示范围为 $-(2^{n-1}-1) \sim +(2^{n-1}-1)$。

三种表达方式之间的转换方法：

① 对于正数，不同表达方式结果相同，直接改下标即可；

② 对于负数，可以先按转换前的表达方式将其改为对应的正数，修改下标后，再按转换后的表达方式将其改为负数。

（4）二进制补码运算

带符号的二进制运算可以用补码进行加减运算：$[被加数]_{补码}+[加数]_{补码}=[和]_{补码}$，被加数、加数以及和都为补码。运算时只考虑加法，减法可采用代数和的方式进行运算。

补码运算过程中会产生溢出。溢出是指运算结果超出表示的位数而导致结果错误。异号数相加绝不会溢出；同号数相加可能会溢出。

溢出的判断方法为：同号数相加发生符号位变化。

（5）BCD 码、格雷码的构建方式以及与二进制数之间的相互转换

8421BCD 码、2421BCD 码、余 3 码都是 BCD 码，即十进制编码。每个编码表示十进制数码中的一位（0～9），故如果要将数字转换成 BCD 码，必须先将数字转换成十进制。其中 8421 和 2421 为该种编码形式中各位上的权重。

格雷码的特点是连续数值变化时码字（相邻码字）之间只有 1 位不同。

由 n 位二进制数直接得到 n 位 Gray 码的方法为：对 n 位二进制码从右到左编号 0～n–1；若二进制码第 i 位和第 i+1 位相同，则 Gray 码第 i 位为 0，否则为 1；二进制码第 n+1 位当做 0 处理。

姓名_____ 学号_____ 选课号_____ 教师_____ 日期_____ 成绩_____

2. Exercises

2.1 Perform the following number system conversions:
(1) $10100.1101_2 = ?_{16}$ (2) $101111.0111_2 = ?_8$

2.2 Convert the following octal numbers into binary and hexadecimal:
$7436.11_8 = ?_2 = ?_{16}$

2.3 Convert the following hexadecimal numbers into binary and octal:
$9E36.7A_{16} = ?_2 = ?_8$

2.4 What are the octal values of the four 8-bit bytes in the 32-bit number with octal representation 34125016732_8 ?

2.5 Convert the following numbers into decimal:
(1) $10100.1101_2 = ?_{10}$ (2) $15C.38_{16} = ?_{10}$

2.6 Perform the following number system conversions:
(1) $23851_{10} = ?_{16}$ (2) $125.17_{10} = ?_2$

姓名_____ 学号_____ 选课号_____ 教师_____ 日期_____ 成绩_____

2.7 Add the following pairs of binary numbers, showing all carries:

```
  110101
+ 11010
--------
```

2.8 Repeat Drill 2.7 using subtraction instead of addition, and showing borrows instead of carries.

```
  110101
- 11010
--------
```

2.9 Add the following pairs of octal numbers:

```
  57734
+  1066
-------
```

2.10 Add the following pairs of hexadecimal numbers:

```
  F35B
+27E6
-----
```

2.11 Write the 8-bit signed-magnitude, two's-complement, and ones'-complement representations for each of these decimal numbers: +25, –42.

2.12 Indicate whether or not overflow occurs when adding the following 8-bit two's-complement numbers:

(1)
$$\begin{array}{r} 10111111 \\ +\ 11011111 \\ \hline \end{array}$$

(2)
$$\begin{array}{r} 0\,10111\,01 \\ +\ 00110001 \\ \hline \end{array}$$

2.13 Each of the following arithmetic operations is correct in at least one number system. Determine possible radices of the numbers in each operation.

(1) 41/3=13

(2) 23+44+14+32=223

2.14 The first expedition to Mars found only the ruins of a civilization. From the artifacts and pictures, the explorers deduced that the creatures who produced this civilization were four-legged beings with a tentacle that branched out at the end with a number of grasping "fingers". After much study, the explorers were able to translate Martian mathematics. They found the following equation:

$$5x^2 - 50x + 125 = 0$$

with the indicated solutions $x = 5$ and $x = 8$. The value $x = 5$ seemed legitimate enough, but $x = 8$ required some explanation. Then the explorers reflected on the way in which Earth's number system developed, and found evidence that the Martian system had a similar history. How many fingers would you say the Martian had (From *The Bent of Tau Beta Pi*, February, 1956)?

2.15 Your pointy-haired boss says every code word has to contain at least one "zero", because it "saves power". So how many different 3-bit binary state encodings are possible for the traffic-light controller of Table X2.1?

Table X2.1 States in a traffic-light controller

	Lights						
State	N-S Green	N-S Yellow	N-S Red	E-W Green	E-W Yellow	E-W Red	Code Word
N-S go	ON	Off	Off	Off	Off	ON	000
N-S wait	Off	ON	Off	Off	Off	ON	001
N-S delay	Off	Off	ON	Off	Off	ON	010
E-W go	Off	Off	ON	ON	Off	Off	100
E-W wait	Off	Off	ON	Off	ON	Off	101
E-W delay	Off	Off	ON	Off	Off	ON	110

2.16 List all of the "bad" boundaries in the mechanical encoding disk of Figure X2.1,where an incorrect position may be sensed.




Figure X2.1 A mechanical encoding disk using a 3-bit binary code

2.17 On-board altitude transponders on commercial and private aircraft use Gray code to encode the altitude readings that are transmitted to air traffic controllers. Why?

2.18 An incandescent light bulb is stressed every time it is turned on, so in some applications the lifetime of the bulb is limited by the number of on/off cycles rather than the total time it is illuminated. Use your knowledge of codes to suggest a way to double the lifetime of 3-way bulbs in such applications.

Options

2.19 Suppose a $4n$-bit number B is represented by an n-digit hexadecimal number H. Prove that the two's complement of B is represented by the 16's complement of H. Make and prove true a similar statement for octal representation.

2.20 Prove that a two's-complement number can be multiplied by 2 by shifting it one bit position to the left, with a carry of 0 into the least significant bit position and disregarding any carry out of the most significant bit position, assuming no overflow. State the rule for detecting overflow.

第三章　逻辑代数基础

（Basis of Logic Algebra）

1．知识要点

逻辑代数（Logic Algebra）的公理、定理及其在逻辑代数化简时的作用；逻辑函数的表达形式及相互转换；最小项（Minterm）和最大项（Maxterm）的基本概念和性质；利用卡诺图（Karnaugh Maps）化简逻辑函数的方法。

重点：

1．逻辑代数的公理（Axioms）、定理（Theorems），正负逻辑（Positive Logic, Negative Logic）的概念与对偶关系（Duality Theorems）、反演关系（Complement Theorems）、香农展开定理，及其在逻辑代数化简时的作用；

2．逻辑函数的表达形式：积之和与和之积标准型、真值表（Truth Table）、卡诺图（Karnaugh Maps）、最小逻辑表达式之间的关系及相互转换；

3．最小项（Minterm）和最大项（Maxterm）的基本概念和性质；

4．利用卡诺图化简逻辑函数的方法。

难点：

利用卡诺图对逻辑函数进行化简与运算的方法

（1）正逻辑（Positive Logic）、负逻辑（Negative Logic）的概念以及两者之间的关系。

数字电路中用电压的高低表示逻辑值 1 和 0，将代数中低电压（一般为参考地 0V）附近的信号称为低电平，将代数中高电压（一般为电源电压）附近的信号称为高电平。以高电平表示 1，低电平表示 0，实现的逻辑关系称为正逻辑（Positive Logic），相反，以高电平表示 0，低电平表示 1，实现的逻辑关系称为负逻辑（Negative Logic），两者之间的逻辑关系为对偶关系。

（2）逻辑函数的标准表达式

积之和标准形式（又称为标准和、最小项和式）：每个与项都是最小项的与或表达式。

和之积标准形式（又称为标准积、最大项积式）：每个或项都是最大项的或与表达式。

逻辑函数的表达形式具有多样性，但标准形式是唯一的，它们和真值表之间有严格的对应关系。

由真值表得到标准和的具体方法是：找出真值表中函数值为 1 的变量取值组合，每一组变量组合对应一个最小项（变量值为 1 的对应原变量，变量值为 0 的对应反变量），将这些最小项相或，即得到标准和表达式。

由真值表得到标准积的具体方法是：找出真值表中函数值为 0 的变量取值组合，每一组变量组合对应一个最大项（变量值为 1 的对应反变量，变量值为 0 的对应原变量），将这些最大项相与，即得到标准积表达式。

每个真值表所对应的标准和与标准积表达方式是唯一的。

（3）利用卡诺图化简逻辑函数

卡诺图是真值表的图形表示，利用卡诺图对逻辑函数进行化简的原理是反复使用公式 $AB+AB'=A$，对应到卡诺图上，即为相邻的方格可以合并。通常：

2 个相邻的方格可以合并，并可消去 1 个变量；4 个相邻的方格

可以合并，并可消去 2 个变量；8 个相邻的方格可以合并，并可消去 3 个变量……

在相邻方格合并的过程中，通常采用画圈的方法进行标记。

利用卡诺图化简，圈 1 的结果是得到最简和的表达式，圈 0 的结果是得到最简积的表达式。

利用卡诺图化简的步骤（以最简和为例）：

① 填卡诺图；

② 找出全部质主蕴含项；

③ 找到奇异 1 单元，圈出对应的质主蕴含项；

④ 若未圈完所有 1 方格，则从剩余的主蕴含项中找出最简的；

⑤ 写出各圈所对应的与项表达式（取值发生变化的变量不写，取值无变化的变量保留，取值为 0 写反变量，取值为 1 写原变量）；

⑥ 将所得到的与项相或，即为化简结果。

化简的原则是：圈 1 不圈 0，1 至少圈 1 次，圈数越少越好，圈越大越好。

（4）利用卡诺图对逻辑函数进行运算

利用卡诺图可以完成逻辑函数的逻辑加（或）、逻辑乘（与）、反演（非）、异或等运算。进行这些运算时，要求参加运算的两个卡诺图具有相同的维数（即变量数相同）。

① 卡诺图相加

两函数做逻辑加（或）运算时，只需将卡诺图中编号相同的各相应方格中的 0、1 按逻辑加的规则相或，而得到的卡诺图应包含每个相加卡诺图所出现的全部 1 项。

② 卡诺图相乘

两函数做逻辑乘（与）运算时，只需将卡诺图中编号相同的各相应方格中的 0、1 按逻辑乘的规则相与，所得到的卡诺图中的 1 方格，是参加相乘的卡诺图中都包含的 1 格。

③ 反演

卡诺图的反演（非），是将函数 F 的卡诺图中各个为 1 的方格变换为 0，将各个为 0 的方格变换为 1。

④ 卡诺图异或

两函数做异或运算，只需将卡诺图中编号相同的各相应方格中的 0、1 按异或运算的规则进行运算，所得到的卡诺图中的 1 方格，是进行异或运算的卡诺图中取值不同的方格。

姓名_____ 学号_____ 选课号_____ 教师_____ 日期_____ 成绩_____

2. Exercises

3.1 Prove theorems $(X+Y)(X+Z)=X+YZ$ using perfect induction.

3.2 According to DeMorgan's theorem, the complement of $WX+YZ$ is $W'+X'Y'+Z'$. Yet both functions are 1 for $WXYZ = 1110$. How can both a function and its complement be 1 for the same input combination? What's wrong here?

3.3 Use the theorems of switching algebra to simplify each of the following logic functions:

(1) $F=WXYZ(WXYZ'+WX'YZ+W'XYZ+WXY'Z)$

(2) $F=AB+ABC'D+ABDE'+A'BC'E+A'B'C'E$

(3) $F=MRP+QO'R'+MN+ONM+QPMO'$

3.4 Write the truth table for each of the following logic functions:

(1) $F=AB'+B'C+CD'+CA'$

(2) $F=(A'+B+C')(A'+B'+D)(B+C+D')(A+B+C+D)$

(3) $F=AB+AB'C'+A'BC$

(4) $F=XY'+YZ+Z'X$

3.5 Write the canonical sum and product for each of the following logic functions:

(1) $F=\sum_{X,Y}(1,2)$

(2) $F=\prod_{A,B}(0,1,2)$

(3) $F=\sum_{A,B,C,D}(1,2,5,6)$

(4) $F=A'B+B'C+A$

3.6 If the canonical sum for an *n*-input logic function is also a minimal sum, how many literals are in each product term of the sum? Might there be any other minimal sums in this case?

3.7 Using Karnaugh maps, find a minimal sum-of-products expression for each of the following logic functions. Indicate the distinguished 1-cells in each map.

(1) $F=\sum_{X,Y,Z}(1,3,5,6,7)$ (2) $F=\prod_{A,B,C,D}(4,5,6,13,15)$

(3) $F=\sum_{W,X,Y,Z}(1,4,5,6,11,12,13,14)$ (4) $F=\prod_{A,B,C}(1,2,6,7)$

3.8 Prove that $(X+Y)(X'+Z)=XZ+X'Y$ *without* using perfect induction.

3.9 Show that an n-input AND gate can be replaced by $n-1$ 2-input AND gates. Can the same statement be made for NAND gates? Justify your answer.

3.10 Rewrite the following expression using as few inversions as possible (complemented parentheses are allowed):

$B'C+ACD'+A'C+EB'+E(A+C)(A'+D')$

3.11 Prove or disprove the following propositions:

(1) Let A and B be switching-algebra *variables*. Then $AB = 0$ and $A+B= 1$ implies that $A = B'$.

(2) Let X and Y be switching-algebra *expressions*. Then $XY = 0$ and $X+Y = 1$ implies that $X = Y'$.

3.12 What is the logic function of a 2-input XNOR gate whose inputs are tied together? How might the output behavior differ from a real XNOR gate? Give the answer based on the point of view of switching algebra.

3.13 Any set of logic-gate types that can realize any logic function is called a *complete set* of logic gates. For example, 2-input AND gates, 2-input OR gates, and inverters are a complete set, because any logic function can be expressed as a sum of products of variables and their complements, and AND and OR gates with any number of inputs can be made from 2-input gates. Do 2-input NAND gates form a complete set of logic gates? Prove your answer.

3.14 Some people think that there are *four* basic logic functions, AND, OR, NOT, and BUT. Figure X3.1 is a possible symbol for a 4-input, 2-output BUT *gate*. Invent a useful, nontrivial function for the BUT gate to perform. The function should have something to do with the name (BUT). Keep in mind that, due to the symmetry of the symbol, the function should be symmetric with respect to the A and B inputs of each section and with respect to sections 1 and 2. Describe your BUT's function and write its truth table.




Figure X3.1 logic circuit of exercise 3.14

3.15 Write logic expressions for the Z_1 and Z_2 outputs of the BUT gate you designed in the preceding exercise, and draw a corresponding logic diagram using AND gates, OR gates, and inverters.

3.16 A *self-dual logic function* is a function F such that $F = F^D$ Which of the following functions are self-dual?

(1) $F=X$ (2) $F=\sum_{X,Y,Z}(1,2,5,7)$

(3) $F=X'YZ'+XY'Z'+XY$

第四章　逻辑门电路

（Logic Gates Circuits）

1．知识要点

CMOS 逻辑电平和噪声容限；CMOS 逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构；

CMOS 逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型；

动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性；

特殊的输入/输出电路结构：CMOS 传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。

重点：

1．CMOS 逻辑门电路的结构特点及与逻辑表达式的对应关系；
2．CMOS 逻辑电平的定义和噪声容限的计算；
3．逻辑门电路扇出的定义及计算；
4．逻辑门电路转换时间、传输延迟的定义。

难点：

1．CMOS 互补网络结构的分析和设计；
2．逻辑门电路对负载的驱动能力的计算。

（1）PMOS 和 NMOS 场效应管的开关特性

MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source 和 Drain 之间由 Backgate 连接，当 Gate 对 Backgate 的电压超过某个值时，Source 和 Drain 之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。对 PMOS 管而言，阈值电压是负值，而对 NMOS 管而言，阈值电压是正值。也就是说，在逻辑电路中，NMOS 管和 PMOS 管均可看做受控开关，对于高电平 1，NMOS 导通，PMOS 截断；对于低电平 0，NMOS 截断，PMOS 导通。

（2）CMOS 门电路的构成规律

每个 CMOS 门电路都由 NMOS 电路和 PMOS 电路两部分组成，并且每个输入都同时加到一个 NMOS 管和一个 PMOS 管的栅极（Gate）上。

对正逻辑约定而言，NMOS 管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。

PMOS 电路与 NMOS 电路呈对偶关系，即当 NMOS 管串联时，其相应的 PMOS 管一定是并联的；而当 NMOS 管并联时，其相应的 PMOS 管一定需要串联。

基本逻辑关系体现在 NMOS 管的网络上，由于 NMOS 网络接地，输出需要反相（取非）。

（3）CMOS 逻辑电路的稳态电气特性

一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义：

V_{OHmin}　输出为高电平时的最小输出电压

V_{IHmin}　能保证被识别为高电平时的最小输入电压

V_{OLmax}　能保证被识别为低电平时的最大输入电压

V_{ILmax}　输出为低电平时的最大输出电压

不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关

门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。

噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。对于输出是高电平的情况，其最坏的输出电压是 V_{OHmin}，如果要使该电压能在输入端被正确识别为高电平，即被噪声污染后的电压值应该不小于 V_{IHmin}，则噪声容限为 $V_{OHmin}-V_{IHmin}$。对于输出是低电平的情况，噪声容限为 $V_{ILmax}-V_{OLmax}$。

输出电流的定义如下。

I_{OLmax}：输出低态且仍能维持输出电压不大于 V_{OLmax} 时，输出端能吸收的最大电流；

I_{OHmax}：输出高态且仍能维持输出电压不小于 V_{OHmin} 时，输出端可提供的最大电流。

（4）扇出

逻辑门的扇出（fanout）是指该门电路在不超出其最坏情况负载规格的条件下能驱动的输入端的个数。扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。

扇出的计算必须考虑输出的两种可能状态：高电平状态和低电平状态。直流扇出能力的计算方法为：最大输出电流/最大输入电流。一个门电路的高电平扇出和低电平扇出不一定相等。通常，门电路的总扇出应为高电平扇出和低电平扇出中的较小值。

（5）CMOS 电路的动态特性

转换时间可分为输出上升时间 t_r 和输出下降时间 t_f，其值的大小和门的导通电阻与负载电容之积成正比。

传输延迟时间 t_p 指的是从输入变化到输出变化所需的时间。其值取决于器件内部的结构与信号传输的路径；同一个器件，不同输入/输出间的传输延迟可能不同，由多种因素决定。

（6）CMOS 电路的功耗

输出不变时的 CMOS 电路功耗称为静态功耗。CMOS 电路在状态转换时消耗的电能称为动态功耗，其来源是输出端上的电容性负载 C_L，输出从低到高转换时，电流流过 P 沟道晶体管给负载充电，类似地，输出从高到低转换时，电流流过 N 沟道晶体管给负载放电，这两种情况下晶体管导通的电阻都消耗功率。充电开始时电压变化为 V_{DD}，结束时电压变化很小，故平均电压变化为 $V_{DD}/2$，则每次转换消耗的电能为 $C_L V_{DD}^2/2$，若每秒钟变化 $2f$ 次，则由电容性负载引起的动态功耗为 $C_L V_{DD}^2 f$。

2. Exercises

4.1 The Stub Series Terminated low Voltage(SSTV) logic family, used for SDRAM modules, defines a LOW signal to be in the range 0.0～0.7V, and a HIGH signal to be in the range 1.7～2.5V. Under a positive-logic convention, indicate the logic value associated with each of the following signal levels:

(1) –0.6V (2) 1.6V (3) 3.3V

4.2 Repeat exercise 4.1 using a negative-logic convention.

4.3 True or false: For a given set of input values, a NAND gate produces the opposite output as a NOR gate.

4.4 For a given silicon area, which is likely to be faster, a CMOS NAND gate or a CMOS NOR?

4.5 Which has fewer transistors, a CMOS inverting gate or a noninverting gate?

4.6 For each of the following resistive loads, determine whether the output drive specifications of the 74HC00 over the commercial operating range are exceeded (use $V_{OL\,max}$ =0.33V， V_{OHmin} = 2.4 V and V_{CC} = 5.0 V). You may not exceed I_{OLmax}(4mA) or I_{OHmax}(4mA) in any state.

470 Ω to V_{CC} and 470 Ω to GND

4.7 A particular Schmitt-trigger inverter has V_{ILmax} = 0.8V, V_{IHmin} = 2.0V, V_{T+} =1.7V, and V_{T-} = 1.2V. How much hysteresis does it have?

4.8 Discuss the pros and cons of larger versus smaller pull-up resistors for open-drain CMOS outputs.

4.9 A wired-AND function is obtained simply by tying two open-drain or open-collector outputs together, without going through another level of transistor circuitry. How is it, then, that a wired-AND function can actually be slower than a discrete AND gate?

4.10 How many diodes are required for an n-input diode AND gate?

4.11 Compute the maximum fanout for each of the following cases of a TTL output driving multiple TTL inputs. Also indicate how much "excess" driving capability is available in the LOW or HIGH state for each case.

(1) 74LS driving 74AS (2) 74LS driving 74F

(3) 74ALS driving 74S

4.12 Using the data sheet from the Texas Instruments (www.ti.com.cn), determine the worst-case LOW-state and HIGH-state DC noise margins of the 74LS00.

4.13 Compute the LOW-state and HIGH-state DC noise margins for a TTL-compatible CMOS output driving a TTL input.

(1) 74HCT driving 74LS

4.14 Compute the maximum fanout for the following case of a TTL-compatible CMOS output driving multiple inputs in a TTL logic family. Also indicate how much "excess" driving capability is available in the LOW or HIGH state for each case.

(1) 74HCT driving 74LS

Options

4.15 Draw a circuit diagram, function table, and logic symbol for a CMOS gate with two inputs A and B and an output Z, where Z= 1 if $A = 0$ and $B = 1$, and $Z = 0$ otherwise (*Hint*: Only six transistors are required).

4.16 Draw a circuit diagram, function table, and logic symbol for a CMOS gate with two inputs A and B and an output Z, where $Z = 0$ if $A = 1$ and $B = 0$, and $Z = 1$ otherwise (*Hint*: Only six transistors are needed).

第五章　组合逻辑电路设计

（Combination Logic Circuit Design）

1．知识要点

组合逻辑电路的分析方法，合逻辑电路的综合过程中真值表的设计构成；

冒险（Hazard）产生的原因、检测及消除的方法；

译码器（Decoder）、编码器（Encoder）、多路选择器（Multiplexer）、异或门（Exclusive-OR gate）、比较器（Comparator）、全加器（Full Adder）等常用中规模集成电路（MSI）逻辑器件的功能及其工作原理；

利用基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件如译码器、编码器、多路选择器、异或门、比较器、全加器、三态器件（Three-State Device）等作为设计的基本元素完成更复杂的组合逻辑电路设计的方法。

等效门符号（摩根定理）（Equivalent Gate Symbols under the Generalized DeMorgan's Theorem），号名和有效电平（Signal Name and Active Levels），“圈到圈”的逻辑设计（Bubble-to-Bubble Logic Design），电路定时（Circuit Timing），奇偶校验电路（Parity Circuit）的原理、应用，了解文档标准。

重点：

1．组合逻辑电路的分析方法；

2．组合逻辑电路的综合过程中真值表的设计构成；

3．冒险产生的原因，冒险检测及消除的方法；

4．译码器、编码器、多路选择器、异或门、比较器、全加器等常用中规模集成电路（MSI）逻辑器件的功能及其工作原理；熟悉这些器件的使用方法，包括功能扩展等；

5．利用译码器、多路选择器等实现组合逻辑函数的方法；

6．了解大规模电路的设计特点，利用基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件作为设计的基本元素，完成更复杂的组合逻辑电路设计。

难点：

1．由实际问题分析建立真值表；

2．冒险的检测与消除方法；

3．多输入逻辑的不同设计方法选择；

4．基于中小规模集成电路的组合逻辑电路的设计。

（1）组合逻辑电路的特点

数字电路可分为组合逻辑电路和时序逻辑电路。在组合逻辑电路中，任何时刻的输出只与当前时刻的输入有关，与该时刻之前的电路输入无关。

组合电路中只有从输入到输出的通路，一般没有反馈回路，没有记忆功能。

（2）组合电路的分析和设计方法

在一般情况下，组合电路的分析步骤为：

① 根据电路图，从输入到输出逐级写出函数表达式；

② 利用代数法和卡诺图法对表达式进行化简；

③ 列出真值表；

④ 进行功能分析。

组合逻辑电路的一般设计步骤为：

① 由逻辑问题的功能要求列出真值表；

② 写出逻辑表达式；

③ 根据所选器件进行化简或变换；

④ 画出逻辑电路图。

其中的第一步，由功能描述到真值表，需要在列真值表之前，对所设置的变量和函数进行定义，对它们的正反两个状态加以说明，即说明何种状态为 1，何种状态为 0。

（3）冒险

竞争冒险产生的原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。

冒险可分为静态冒险和动态冒险，静态冒险又可分为静态 1 型冒险和静态 0 型冒险。

静态 1 型冒险是指基于电路功能的稳态分析，期望输出保持稳态 1 时，电路的输出有产生 0 尖峰的可能性。静态 0 型冒险是指当预期电路有静态 0 输出时却存在产生 1 尖峰的可能性。

冒险的判断方法：（以与或结构电路中的静态 1 型冒险为例）

卡诺图存在相切现象，即：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，但不在一个圈里，则可能会出现冒险。

冒险的消除：

对于相切边界，增加一致项（冗余项），消除相切现象；也就是说，将上述相邻的最小项合并为新的“与项”，则可消除冒险。

就实际应用来说，消除冒险的方法还有在输出端添加滤波电容等。

（4）利用 MSI 器件实现逻辑函数

MSI 组合逻辑电路不仅能够实现特定的功能，而且在逻辑设计中也具有一定的通用性。MSI 电路与 SSI 电路相比，在完成相同逻辑功能时具有成本低、可靠性高和体积小的优点，是逻辑设计中重要的选用器件。

用 MSI 器件进行逻辑设计具有很大的灵活性，不像 SSI 电路设计那样有固定规律可循，最重要的是要熟悉各控制端的功能使用方法和功能扩展方法，根据 MSI 器件的逻辑功能，将要实现的逻辑函数式进行相应的变换。

① 利用二进制译码器实现逻辑函数

对于二进制译码器，输出 $Y_i = EN \cdot m_i$，当使能端有效时，$Y_i = m_i$。若输出低电平有效，则 $Y_i_\mathrm{L} = Y_i'$，当使能端有效时，$Y_i_\mathrm{L} = m_i' = M_i$。也就是说，二进制译码器实质上就是一个最小项发生器，而输出低电平有效也只是将输出反相而已。因此，只要将组合逻辑表达为最小项之和的表达式（标准和），然后利用或门从二进制译码器输出中选择所需的最小项进行或运算，就可以实现相应的组合逻辑。需要注意的是，如果集成译码器输出为低电平有效，进行输出组合时需要进行电平的转换，应使用与非门。另外，有时还可以通过化简减少变量，使设计得到简化。

② 利用多路复用器实现逻辑函数

已知多路复用器的输出方程式为：$Y = \sum_{j=0}^{n-1} \mathrm{EN} \cdot m_j \cdot D_j$，在上式中，若令 EN=1，则有 $Y = \sum_{j=0}^{n-1} m_j \cdot D_j$，式中，$m_j$ 为控制输入变量的最小项，这是一个积之和表达式。如果我们能将待实现的逻辑函数用积之和形式表达，建立与上面的输出函数的一一对应关系，则可以用多路复用器实现任意的组合逻辑电路。

2. Exercises

5.1 Analyse the circuit shown in Figure X5.1, write out its logical expression, list the truth table and describe the logic function of the circuit.




Figure X5.1 A logic circuit of exercise 5.1

5.2 A combinational logic circuit shown in Figure X5.2, considering the gate in the figure has the equivalent average transmission delay time.

(a) When $A=B=C=D=0$, and C jumps from 0 to 1 or 1 to 0 ,try to draw out the corresponding waveform of Y_1, Y_2 and Y.

(b) Analyze under what circumstances the circuit may appear the hazard phenomenon.

(c) If take the increasing redundancy approach to eliminate the phenomenon of hazard, how to modify the circuit?




Figure X5.2 A logic circuit of exercise 5.2

5.3 Try to simplify the logic functions using the Karnaugh map method

$$Y = \sum m(0,1,4,5,12,13,14,15)$$

Analyse whether there is logical hazard of this function. If so, use the increasing redundancy approach to eliminate the phenomenon of hazard, and design the corresponding circuit with NAND gate.

5.4 Try to realize these functions with two-level NAND gates:

(1) $F=AB'C+B'+B'D'+B'C'+A'D'$

(2) $F = \sum m(3,8,10,11,12,13,15)$

5.5 Design a fault-alarm circuit for a machine. When it works properly, the machine is controlled by variable A, B and C. A=1, it turns left; B=1, it turns right; C=1, it will stop. If any other cases happen, that would be a fault. It is required that when faults happen, the output of the circuit is 1 in order to alarm or cut off the power.

5.6 Try to design a combinational logic circuit using the least NAND gates. Requirements: when the control signal $M = 1$, the circuit realizes "All the same" function, as when the three input signal has the same value we get a "1" output, otherwise get "0"; when the control signal $M = 0$, realizes "Majority vote" circuit, as the output is equal to the most values of the inputs.

5.7 Show how to build each of the following single- or multiple-output logic functions using one or more 74×138 or 74×139 binary decoders and NAND gates(*Hint*: Each realization should be equivalent to a sum of minterms) .

(1) $F=\sum_{X,Y,Z}(2,4,7)$ (2) $F=\prod_{A,B,C}(3,4,5,6,7)$

(3) $F=\sum_{A,B,C,D}(0,2,10,12)$

5.8 Please design a password lock with three keys as *A*、*B* and *C*. When none of the three keys is pressed, the lock can not open, and no alarm. When only one key is pressed, the lock can not open, but alarm. When two keys are pressed at the same time, the lock open, and no alarm. When all the three keys are pressed at the same time, the lock opens, but alarm. Try to design the logic circuit, and require realizing the circuit with the following chips respectively:

(1) Gate circuits;

(2) 3-8 decoder and NAND gates;

(3) Double 4 choose 1 data selector and NOT gates;

(4) Full adder.

5.9 What's terribly wrong with the circuit in Figure X5.3? Suggest a change that eliminates the terrible problem.




Figure X5.3 A logic circuit of exercise 5.9

5.10 In figure X5.4 the checking circuit, an odd number of XOR gate is adopted, so the circuit implementation is odd parity checking? Even Parity checking? Or both are not? If both are not, then what function does the circuit work as?




Figure X5.4 A logic circuit of exercise 5.10

5.11 Write an algebraic expression for S_3, the fouth sum bit of a binary adder, as a function of inputs x_0, x_1, x_2, x_3, y_0, y_1, y_2 and y_3. Assume that $c_0 = 0$, and do not attempt to "multiply out" or minimize the expression.

5.12 A possible definition of a BUT gate is "Y_1 is 1 if A_1 and B_1 are 1 *but* either A_2 or B_2 is 0; Y_2 is defined symmetrically." Write the truth table and find minimal sum-of-products expressions for the BUT-gate outputs. Draw the logic diagram for a NAND-NAND circuit for the expressions, assuming that only uncomplemented inputs are available. You may use gates from 74×00, '04,'10, '20, and '30 packages.

5.13 Find a gate-level design for the BUT gate defined in Exercise 5.12 that uses a minimum number of transistors when realized in CMOS. You may use inverting gates with up to 4 inputs, AOI or OAI gates, transmission gates, or other transistor level tricks. Write the output expressions (which need not be two-level sums-of-products), and draw the logic diagram.

5.14 Butify the function $F = \sum_{W,X,Y,Z}(5,7,10,11,13,14)$. That is, show how to perform F with a single BUT gate as defined in Exercise 5.12 and a single 2-input OR gate.

5.15 Suppose that you are asked to design a new component, a decimal decoder that is optimized for applications in which only decimal input combinations are expected to occur. How can the cost of such a decoder be minimized compared to one that is simply a 4-to-16 decoder with six outputs removed? Write the logic equations for all ten outputs of the minimized decoder, assuming active-high inputs and outputs and no enable inputs.

5.16 Design a customized decoder with the function table in Table X5.1 using MSI and one SSI parts. Minimize the number of IC packages in your design.

Table X5.1 A function table of exercise 5.16

CS_L	A2	A1	A0	Output to Assert
1	×	×	×	none
0	0	0	×	BILL_L
0	0	×	0	MARY_L
0	0	1	×	JOAN_L
0	1	×	1	PAUL_L
0	1	0	×	ANNA_L
0	1	×	0	FRED_L
0	1	1	×	DAVE_L
0	1	×	1	KATE_L

5.17 Show how to build all four of the following functions using one SSI package and one 74×138.

(1) $F_1=X'Y'Z'+XYZ$ (2) $F_2=X'Y'Z+XYZ'$

(3) $F_3=X'YZ'+XY'Z$ (4) $F_4=XY'Z'+X'YZ$

5.18 Redesign the seven-segment decoder that the digits 6 and 9 have tails as shown in Figure X5.5. In addition, display the character "E" for the nondecimal inputs 1010 to 1111.




Figure X5.5 The digits 6 and 9 of exercise 5.18

5.19 Design a 10-to-4 encoder, with inputs in the 1-out-of-10 code and ,outputs in a code like normal BCD except that input lines 8 and 9 are encoded into “E” and “F”, respectively.

5.20 Draw the logic diagram for a 16-to-4 encoder using just four 8-input NAND gates. What are the active levels of the inputs and outputs in your design?

5.21 Determine the exact maximum propagation delay from IN to OUT of the circuit in Figure X5.6 for both LOW-to-HIGH and HIGH-to-LOW transitions. The typical propagation delay of 74HCT00 t_{pLH} or t_{pHL} is 11ns, the maximum t_{pLH} or t_{pHL} is 35ns。Compare and comment on your results.




Figure X5.6 A logic circuit of exercise 5.21

5.22 The typical propagation delay of 74HCT86 t_{pLH} or t_{pHL} is 13ns, the maximum t_{pLH} or t_{pHL} is 40ns。 Estimate the minimum propagation delay from IN to OUT for the circuit shown in Figure X5.7. Justify your answer.




Figure X5.7 A logic circuit of exercise 5.22

5.23 Which CMOS circuit would you expect to be faster, a decoder with active-high outputs or one with active-low outputs?

第六章　存 储 电 路

（Memory Circuits）

1．知识要点

基本时序元件 R-S 型、D 型锁存器以及 D 触发器的电路结构、工作原理、时序特性、 功能表、特征方程表达式。

重点：

1．锁存器（Latch）和触发器（Flip-Flop）的时序特性；

2．D 触发器、J-K 触发器、T 触发器的功能表和特征方程表达式；

难点：

锁存器和触发器的区别；


锁存器和触发器是能够完成记忆功能的电路，均属于双稳态电路。“双稳态”表示有两个稳定的状态，称为置位（Q=1）和复位（Q=0）；当输入信号无效后，状态（即锁存器或触发器的输出）能长久保存，即具有记忆功能；在输入信号的作用下，能够由一种稳定状态变化到另一种稳定状态；

锁存器和触发器之间的基本区别在于：它们从一个状态变为另一个状态的方式不同。触发器在特定时段内对输入进行采样，并只在时钟信号所确定的时刻改变其输出。锁存器则不断监测其所有的输入，在任何时刻输出都可能发生变化；

触发器是构建计数器、寄存器以及其他时序逻辑电路的基本模块。

2. Exercises

6.1 Figure X6.1(b) shows an S-R latch composed of NOR gates, the input S、R waveform show in Figure X6.1(a). Try to draw the output Q、QN waveforms, and draw gate circuit delay.



(a) (b)

Figure X6.1 Circuit and waveforms diagram of exercise 6.1

6.2 Sketch the outputs of an S-R latch of the type with NOR gates for the input waveforms shown in Figure X6.2. Assume that input and output rise and fall times are zero, that the propagation delay of a NOR gate is 10 ns, and that each time division below is 10 ns.




Figure X6.2 The input waveforms of exercise 6.2

6.3 Repeat exercise 6.2 using the input waveforms shown in Figure X6.3. Although you may find the result unbelievable, this behavior can actually occur in real devices whose transition times are short compared to their propagation delay.





Figure X6.3 The input waveforms of exercise 6.3

6.4 Please design a latch with two control inputs(C_1 and C_2)and three data inputs(D_1、D_2 and D_3). Only when two control inputs are 1, the latch can "open", if any data input is 1, then the latch stores 1. With no risk of two level "and-or" to implement the incentive control circuit.

6.5 Figure X6.4(a) shows a resistant shake output switching circuit. When ordinary mechanical switch S is stired, switch contact will be connected or disconnected instantly due to poor contact vibration. The voltage waveforms of S_D_L and R_D_L are shown in Figure X6.4(b), try to draw the voltage waveforms of Q, QN, and to think the principle of shake.



(a) (b)

Figure X6.4 Circuit and waveforms diagram of exercise 6.5

6.6 Try to draw the waveforms of output Q、QN of a synchronous S-R latch. Figure X6.5 shows the input waveforms of S、R and clock pulse for a latch, the latch initial state is 0. Draw gate circuit delay.




Figure X6.5 Waveforms diagram of exercise 6.6

6.7 Figure X6.6 shows waveforms of clock pulse and input D, assumed the initial state of Q is 1. Try to draw the waveforms of output Q for D latch and D flip-flop.




Figure X6.6 Waveforms diagram of exercise 6.7

6.8 Figure X6.7 shows waveforms of inputs S、R and clock pulse CP for master/slave S-R flip-flop, which initial state is 1.Without considering the circuit delay, try to draw the output waveforms of Q and QN.




Figure X6.7 Waveforms diagram of exercise 6.8

6.9 Figure X6.8 shows voltage waveforms of the input D and clock signal CP for CMOS edge-triggered flip-flop. Try to draw voltage waveforms of Q and QN. Assume the initial state of flip-flop is Q=0.




Figure X6.8 Circuit and waveforms of exercise 6.9

6.10 Figure X6.9 shows voltage waveforms of T and CP for master/slave T flip-flop. Try to draw voltage waveforms of Q and QN. Assume the initial state of flip-flop is $Q = 0$.




Figure X6.9 Circuit and waveforms diagram of exercise 6.10

6.11 Show how to build a J-K flip-flop using a D flip-flop with enable and combinational logic.

6.12 All initial states are 0 for flip-flops in Figure X6.10. Try to draw waveforms of Q_1, Q_2 and Q_3 under the clock pulse.




Figure X6.10 Circuit and waveforms diagram of exercise 6.12

6.13 Try to draw the output waveforms of Q_1、Q_2 and Q_3 under the action of CP、$R_{D_}L$ in Figure X6.11, and explain the relationship between the CP signal and Q_1、Q_2、Q_3 output signal frequency.




Figure X6.11 Circuit and waveforms diagram of exercise 6.13

第七章　时序逻辑电路设计

（Sequential Logic Circuit Design）

1．知识要点

1．同步状态机的结构及其相关概念，时钟同步状态机的分析，时钟同步状态机的设计，包括基于状态表的设计和基于状态图的设计；

2．典型的时序逻辑电路，包括计数器、移位寄存器、移位寄存器型计数器和序列发生器等。

重点：

1．时钟同步状态机（Clocked Synchronous State-Machine）的模型图，状态机类型及基本分析方法和步骤；

2．使用状态图/表表示状态机状态转换关系；

3．时钟同步状态机的设计方法，包括状态转换过程的建立，状态的化简与编码赋值，未用状态的处理——最小风险（Minimal-risk）方案和最小代价（Minimal-cost）方案；

4．计数器（Counter）的工作原理及应用；

5．利用 MSI 计数器芯片实现任意进制计数器的方法；

6．移位寄存器（Shift Register）的工作原理及应用；

7．移位寄存器型计数器（Shift Register）的结构及分析、设计方法；

8．环形计数器（Ring Counter）和扭环形计数器（Twisted-Ring Counter）的电路结构、工作原理及应用，修改成自启动的方法；

9．序列发生器（Sequence Generators）的实现。

难点：

1．设计时序电路时，状态转移图/表的建立；

2．时序波形的绘制；

3．多个计数器级联时的控制设计；

4．多个 MSI 时序功能器件所构成电路的状态转移关系分析。

（1）时序逻辑电路的概念及分类

数字逻辑电路可分为两大类：组合逻辑电路和时序逻辑电路。组合逻辑电路是指电路的输出只与当前的输入有关，而与系统以前的输入无关。时序逻辑电路是指电路的输出不仅与当前输入有关，还与以前的输入有关，在电路结构上包含记录状态的存储单元。

时序逻辑电路按其工作方式，可分为同步时序逻辑电路和异步时序逻辑电路。电路中的触发器不是由同一个时钟信号所控制的，这种时序电路称为时钟异步状态机，又称为异步时序电路。

按输出结构的不同，时序逻辑电路可分为米里（Mealy）型和摩尔（Moore）型。Moore 型时序电路的输出只是当前状态的函数，而 Mealy 型时序电路的输出不仅是当前状态的函数，还与当前输入有关。

（2）基于触发器的时序逻辑电路的基本分析方法和步骤

① 确定系统中的变量：输入变量、状态变量和输出变量，如果变量在逻辑图里不明确，就给它们分配名字；

② 确定触发器类型，写出时序电路中所用触发器的特征方程（时序机可能使用不止一种类型的触发器，因此一个电路可能需要几个不同的特征方程）；

③ 由逻辑电路图写出输出方程和激励方程（均为组合方程）；

④ 利用触发器特征方程和电路激励方程为每个状态变量写出次态函数表达式；

⑤ 写出输出变量函数，确定该电路是 Mealy 机还是 Moore 机（这在构造状态表和状态图时有用）；

⑥ 根据次态方程表达式和输出方程表达式构造转移/输出表（以当前状态和输入为变量），用给定的状态变量数标识所有可能出现的状态编码；

⑦ 为每个状态编码分配名字，并构造状态表或状态图；

⑧ 如果可能的话，构造时序图。

（3）基于触发器的时序逻辑电路的设计方法

时钟同步时序电路的设计可分为任务分析和逻辑综合两大步骤。任务分析的目的是建立状态转换图/表；逻辑综合的工作是建立简化的输出方程和激励方程，并画出逻辑电路图。

具体而言，任务分析的步骤为：

① 由文字描述确定输入/输出端的数量，命名并赋值；

② 确定状态数量并分别命名；

③ 逐步构造状态转换表（或状态转换图）；

④ 对状态进行分析，合并等价状态，使状态数目最小化；

⑤ 得出简化的状态转换表（或状态转换图）。

逻辑综合的步骤为：

① 进行状态赋值；

② 建立转移/输出表；

③ 由转移/输出表化简得出输出方程；

④ 选择触发器种类，由激励表化简得出激励方程；

⑤ 画出逻辑电路图。

一般来说，同步时序电路的设计应按上面步骤进行。但是，对于某些特殊的同步时序电路，由于状态数量和状态编码都已给定，因此，上述设计步骤中的状态化简和状态编码可以省略。

（4）计数器

在数字系统中使用最多的时序电路要算是计数器了。通常，在状态图中包含一个循环的任何时钟状态机都可以称为计数器。计数器的模是指在循环中的状态个数。一个有 m 种状态的计数器称为模 m 计数器，有时也称为 m 分频计数器。

分析一个计数器电路的分频比，其实就是分析该计数器电路的模。

（5）常用中规模集成计数器（典型器件 74×163）的结构特点及逻辑功能

常用的集成同步计数器有 4 位二进制同步加法计数器 74×161 和 74×163，十进制同步加法计数器 74×160 和 74×162，4 位二进制同步可逆计数器 74×169，等等。

74×163 是同步清零、同步置数的 4 位二进码同步加法计数器，是最常用的一种 MSI 计数器。它具有低电平有效的载入端 LD 和清零输入端 CLR，以及高电平有效的使能输入信号 ENT 和 ENP。RCO 为进位输出，当 QD、QC、QB、QA 的值均为 1 且使能端有效时，RCO=1。74×161 和 74×163 功能基本相同，只是提供异步清零功能，当 CLR_L=0（有效）时，输出 QD、QC、QB、QA 将立刻变为 0，而不需要等到时钟的有效边沿。

74×163 功能表如表 7.1 所示。

表 7.1　74×163 功能表

CLK	CLR_L	LD_L	ENP	ENT	工作状态
↑	0	×	×	×	同步清零
↑	1	0	×	×	同步置数
×	1	1	0	×	保持
×	1	1	×	0	保持，RCO = 0
↑	1	1	1	1	计数

① 计数器分析

要分析 MSI 计数器电路的计数模式，首先要弄清楚 MSI 计数器的工作状态，即分析置数端、清零端、使能端等功能输入端的工作状态，然后根据时钟节奏，画出 MSI 计数器的状态图，从而得到 MSI 计数器电路的计数功能。

② 利用集成计数器构成任意进制计数器

若计数器有预置功能和清零功能，则可以充分利用这些预置和清零控制端，构成模值小于其最大计数周期的计数器。具体的方法包括复位法和预置法两种。

A. 复位法

复位可分为异步复位和同步复位，两种方法有微小差别。如果计数器为异步复位，只要复位端出现有效电平，就能使计数器复位到初始状态；而同步复位则必须在时钟有效触发边沿上复位端有效，计数器才能复位。

复位法的基本思想是计数器从复位后的初始状态开始计数，到达满足模值等于 M 的终止状态时，产生复位信号，加到计数器的复位输入端，使计数器回到初始状态，然后重复进行，实现模值为 M 的计数。

B. 预置法

预置法的设计思路和复位法基本相同。首先是要根据计数模值确定预置的状态值（初始状态），然后，计数到终止状态时，产生预置控制信号，预置控制信号使预置输入端有效，使得计数又从预置状态继续进行，从而实现模值为 M 的计数器。

（6）寄存器、移位寄存器的工作原理、逻辑功能

寄存器用于寄存一组二进制代码，它广泛地用于各类数字系统和数字计算机中。因为一个锁存器或触发器能存储一位二进制代码，所以用 N 个锁存器或触发器组成的寄存器能存储一组二进制代码。对寄存器中的锁存器或触发器只要求可以置 1、置 0 即可，因此无论是用同步 RS 结构的锁存器还是用主从结构或边沿触发结构的触发器，都可以组成寄存器。

移位寄存器除了具有存储代码的功能之外，还具有移位功能。所谓移位功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。它由若干触发器链形连接而成。除第一级外，其他各级的控制输入皆为前级的输出，所有触发器公用一个时钟源。因此移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换、数值的运算以及数据处理等。

（7）移位寄存器型计数器

计数器也可以由移位寄存器构成。这种由移位寄存器构成的计数器简称移位型计数器。与二进制计数器不同，移位型计数器的计数顺序既不是升序，也不是降序，但是这种计数器在许多“控制”领域的应用中却十分有用。将移位寄存器的输出通过一个组合电路反馈到移位输入端，就可以构成计数器，常见的包括环形计数器、扭环形计数器和线性反馈移位寄存器计数器等。

环形计数器的反馈电路简单，只需将末级输出直接反馈到第一级输入即可。环形计数器的缺点是触发器利用不充分，n 个触发器只有 n 个有效状态。

扭环形计数器又称为约翰逊计数器，它的反馈电路是将移位寄存器的末级 Q_{n-1}_L 反馈到串行输入端。其特点是电路简单，触发器利用率高，n 个触发器将有 $2n$ 种有效状态。

改变 n 位移位寄存器计数器中的反馈函数，可以改变计数器的有效状态数目，能够实现的有效状态数的最大值为 2^n。n 位线性反馈移位寄存器（LFSR）计数器有 2^n-1 种有效状态，几乎就是有效状态数的最大值，因此这种计数器也称为最大长度序列发生器。

（8）典型时序逻辑电路：序列信号发生器的分析和设计方法

序列信号发生器是一种能够在时钟脉冲作用下产生周期性序列输出的数字电路。利用计数器的状态循环特性和数据选择器，可以很

方便地实现周期序列发生器。在这种序列信号发生器中，计数器的模 M 等于序列的长度，计数器的计数输出作为数据选择器的地址选择码，数据选择器的数据输入端以高低电平的形式连接要产生的序列，数据选择器的输出即为要产生的周期序列。

当用移位寄存器来产生序列信号时，若序列的循环长度为 L，移位寄存器的位数为 n，则应满足 $2^n \geqslant L$。同时特别要注意的是，当用位数为 n 的移位寄存器，设计出产生序列的 L 个状态时，这 L 个状态一定不能有重复状态。否则，就要增加移位寄存器的位数 n，直到通过移位产生的 L 个状态没有重复状态为止。

2. Exercises

7.1 Analyze the clocked synchronous state machine in Figure X7.1. Write excitation equations, excitation/transition table, and state/output table (use state names $A \sim D$ for $Q_1Q_2 = 00 \sim 11$).




Figure X7.1 Logic circuit diagram of exercise 7.1

7.2 Repeat exercise 7.1(replacing AND and OR gates with NAND and NOR gates in the logic diagram), changing AND to NAND gates and OR to NOR gates in the logic diagram, and providing the original code and complement outputs for every flip-flop. What is the relationship between the new state table and the original one? What is the relationship between the new circuit's observable characteristics and the original one?

7.3 Construct a state and output table equivalent to the state diagram in Figure X7.2.Note that the diagram is drawn with the convention that the state does not change except for input conditions that are explicitly shown.




Figure X7.2 State diagram of exercise 7.3

7.4 Analyze the clocked synchronous state machine in Figure X7.3. Write out excitation equations, excitation/transition table, and state table (use state names $A \sim H$ for $Q_2Q_1Q_0 = 000 \sim 111$).




Figure X7.3 Logic circuit diagram of exercise 7.4

7.5 Analyze the clocked synchronous state machine in Figure X7.4. Write excitation equations, excitation/transition table, and state/output table (use state names $A \sim H$ for $Q_1Q_2Q_3 = 000 \sim 111$).




Figure X7.4 Logic circuit diagram of exercise 7.5

7.6 Analyze the clocked synchronous state machine in Figure X7.5. Write excitation equations, excitation/transition table, and state table (use state names $A \sim D$ for $Q_1Q_2 = 00 \sim 11$).




Figure X7.5 Logic circuit diagram of exercise 7.6

7.7 The state diagrams in Figure X7.6 is ambiguous. List all of the ambiguities in the state diagrams(*Hint*: Use Karnaugh maps where necessary to find uncovered and double-covered input combinations).




Figure X7.6 State diagram of exercise 7.7

7.8 Design a clocked synchronous state machine with the state/output table shown in Table X7.1, using D flip-flops. Use two state variables, Q_1Q_2, with the state assignment $A = 00$, $B = 01$, $C = 11$, $D = 10$.

Table X7.1 State/output table of exercise 7.8

	X		
S	0	1	Z
A	B	D	0
B	C	B	0
C	B	A	1
D	B	C	0
	S^*		

7.9 Design a timing circuit, require creating waveforms as shown in Figure X7.7.




Figure X7.7 Waveforms diagram of exercise 7.9

7.10 Figure X7.8 shows a synchronous sequential logic circuit. Please analyze the circuit logic function, and write out state equation, output equation, and draw the state transfer/output diagram.




Figure X7.8 Circuit diagram of exercise 7.10

7.11 A BUT *flop* may be constructed from a single NBUT gate as shown in Figure X7.9(An NBUT *gate* is simply a BUT gate with inverted outputs). Analyze the BUT flop as a feedback sequential circuit and obtain excitation equations, transition table. Is this circuit good for anything?




Figure X7.9 Logic circuit diagram of exercise 7.11

7.12 Suppose that a clocked synchronous state machine with the structure of Figure X7.10 is designed using D latches with active-high *C* inputs as storage elements. For proper next-state operation, what relationships must be satisfied among the following timing parameters?

t_{Fmin}, t_{Fmax} Minimum and maximum propagation delay of the next-state logic.

t_{CQmin}, t_{CQmax} Minimum and maximum clock-to-output delay of a D latch.

t_{DQmin}, t_{DQmax} Minimum and maximum data-to-output delay of a D latch.

t_{setup}, t_{hold} Setup and hold times of a D latch.

t_H, t_L Clock HIGH and LOW times.




Figure X7.10 The structure of synchronous state machine of exercise 7.12

7.13 What is the counting sequence of the circuit shown in Figure X7.11?




Figure X7.11 Logic circuit diagram of exercise 7.13

7.14 A 74×163 counter is hooked up with inputs ENP,ENT, and D always HIGH, inputs A, B and C always LOW, input LD_L = $(Q_A \cdot Q_C)'$, and input CLR_L = $(Q_B \cdot Q_D)'$. The CLK input is hooked up to a free-running clock signal. Draw a logic diagram for this circuit. Assuming that the counter starts in state 0000, write the output sequence on $Q_DQ_CQ_BQ_A$ for the next 15 clock ticks.

7.15 Starting with state 0001, write the sequence of states for a 4-bit LFSR counter designed according to Figure X7.12 and Table X7.2.




Figure X7.12 Logic circuit diagram of exercise 7.15

Table X7.2 Feedback equations for n-bit LFSR counters

n	feedback equations
2	$X_2 = X_1 \oplus X_0$
3	$X_3 = X_1 \oplus X_0$
4	$X_4 = X_1 \oplus X_0$
5	$X_5 = X_2 \oplus X_0$
6	$X_6 = X_1 \oplus X_0$
7	$X_7 = X_3 \oplus X_0$
8	$X_8 = X_4 \oplus X_3 \oplus X_2 \oplus X_0$
12	$X_{12} = X_6 \oplus X_4 \oplus X_1 \oplus X_0$
16	$X_{16} = X_5 \oplus X_4 \oplus X_3 \oplus X_0$
20	$X_{20} = X_3 \oplus X_0$
24	$X_{24} = X_7 \oplus X_2 \oplus X_1 \oplus X_0$
28	$X_{28} = X_3 \oplus X_0$
32	$X_{32} = X_{22} \oplus X_2 \oplus X_1 \oplus X_0$

7.16 Design a 4-bit ripple *down* counter using four D flip-flops and no other components.

7.17 Using a 74×163 4-bit binary counter, design a modulo-11 counter circuit with the counting sequence 4,5,6,⋯,13,14,4,5,6,⋯.

7.18 Design a modulo-129 counter using two 74×163s and a single inverter.

7.19 Design a clocked synchronous circuit with four inputs, N_3, N_2, N_1, and N_0, that represent an integer N in the range 0~15. The circuit has a single output Z that is asserted for exactly N clock ticks during any 16-tick interval (assuming that N is held constant during the interval of observation). (*Hints*: Use combinational logic with a 74×163 set up as a free-running divide-by-16 counter. The ticks in which Z is asserted should be spaced as evenly as possible, that is, every second tick when $N = 8$, every fourth when $N = 4$, and so on.)

7.20 Design a modulo-16 counter, using one 74×169 and at most one SSI package, with the following counting sequence: 7, 6, 5, 4, 3, 2, 1, 0, 8, 9, 10, 11, 12, 13, 14,15, 7,…

7.21 Design an 8-bit self-correcting ring counter whose states are 11111110, 11111101, … , 01111111, using only two SSI/MSI packages.

7.22 Design a 4-bit Johnson counter and decoding for all eight states using just four flip-flops and eight gate circuits, Your counter need not be self-correcting.

参 考 文 献

[1] 姜书艳. 数字逻辑设计及应用. 四川：电子科技大学出版社，2014.

[2] 姜书艳. 数字逻辑设计及应用. 北京：清华大学出版社，2007.

[3] John F. Wakerly，数字设计——原理与实践（第 4 版，影印版）. 北京：高等教育出版社，2007.

[4] Frank Vahid，*Digital Design, with RTL Design, VHDL, and Verilog*, 2nd Edition, John Wiley and Sons Publishers, 2010.

[5] John M.Yarbrough S., Digital Logic: Applications and Design（数字逻辑应用与设计（英文版））. 北京：机械工业出版社，2002.

[6] Brown, Z. Vranesic，Fundamentals of Digital Logic with Verilog Design，McGraw-Hill,2003.

[7] Edward J. McCluskey，Logic Design Principles, Prentice- Hall,1986.

[8] 阎石. 数字电子技术基础（第 5 版）. 北京：高等教育出版社，2007.

[9] 侯建军. 数字电子技术基础（第 2 版）. 北京：高等教育出版社，2007.

[10] 侯建军. 电子技术基础实验、综合设计实验与课程设计. 北京：高等教育出版社，2007.

[11] John F. Wakerly. 数字设计——原理与实践（第 4 版）. 林生，等译.北京：机械工业出版社，2007.

[12] 刘宝琴，等. 数字电路与系统（第 2 版）. 北京：清华大学出版社，2007.

[13] 龙忠琪，等. 数字集成电路教程（第 2 版）. 北京：科学出版社，2007.

[14] 毛法尧. 数字逻辑（第 2 版）. 北京：高等教育出版社，2008.

[15] 王毓银. 数字电路逻辑设计（脉冲与数字电路，第 3 版）. 北京：高等教育出版社，1999.

[16] 何绪芃，等. 脉冲与数字电路. 四川：电子科技大学出版社，1996.

[17] 万栋义. 脉冲与数字电路. 北京：高等教育出版社，1986.